

DRIVING CIRCUIT FOR ELECTROOPTICAL DEVICE, ELECTROOPTICAL DEVICE AND ELECTRONIC EQUIPMENT


Patent number: JP11282426
Publication date: 1999-10-15
Inventor: MURADE MASAO
Applicant: SEIKO EPSON CORP
Classification:
 - International: G09G3/36; G02F1/133
 - european:
Application number: JP19980082315 19980327
Priority number(s): JP19980082315 19980327

Report a data error here

Abstract of JP11282426

PROBLEM TO BE SOLVED: To provide the driving device of a liquid crystal device capable of surely preventing the degradation of display quality such as ghosts or the like by simple constitution even in the case of writing image signals line-sequentially for data lines.

SOLUTION: A selection circuit 403 composed of 3-input NAND circuits and a buffer circuit 402 composed of inverters are provided between the respective output stages of a shift register 401 and a sampling circuit 301. The output signal line of the respective output stages of the shift register 401, the output signal line of the output stage adjacent to the output stage and an enable signal ENB outputted from and image control means are connected to the input terminal of the 3-input NAND circuit. Then, the enable signal ENB is a signal in common to all the 3-input NAND circuits, an output timing is within a period in which the output signals of the adjacent output stages are overlapped and a pulse width is necessarily shorter than the period.



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記各データ線及び前記各走査線に接続されたスイッチング手段とを備えた電気光学装置の駆動回路であって、前記画像信号をサンプリングして前記データ線に供給するサンプリング回路と、

前記サンプリング回路に駆動信号を供給するためのシフトレジスタと、

前記シフトレジスタの各出力段に対応して設けられ、前記サンプリング回路への前記駆動信号の選択期間を制御する選択手段とを具備し、

前記各選択手段は前記シフトレジスタの一の出力段の出力と、一の出力段に隣接する出力段の出力と、各選択手段に共通の制御信号線からの出力とが入力端子に供給された3入力論理回路からなる、

ことを特徴とする電気光学装置の駆動回路。

【請求項2】 前記選択手段は、3入力NAND回路を各段に備えた手段であることを特徴とする請求項1に記載の電気光学装置の駆動回路。

【請求項3】 前記選択手段は、3入力OR回路を各段に備えた手段であることを特徴とする請求項1に記載の電気光学装置の駆動回路。

【請求項4】 前記シフトレジスタは、信号の転送方向を前記外部から供給される方向制御信号に基づいて所定方向に制限する転送方向制御部を更に備えた双方向性シフトレジスタであることを特徴とする請求項1乃至請求項3の何れか一項に記載の電気光学装置の駆動回路。

【請求項5】 前記サンプリング回路は、相展開して出力される画像信号の供給線に接続されており、前記選択手段は、前記サンプリング回路の複数段に対して一度に前記駆動信号を供給するように接続されていることを特徴とする請求項1乃至請求項4の何れか一項に記載の電気光学装置の駆動回路。

【請求項6】 請求項1乃至請求項5のいずれか一項に記載の電気光学装置の駆動回路と、電気信号により光学的特性を可逆的に変化させる電気光学部材を画素部に備えた画像表示手段とを備えたことを特徴とする電気光学装置。

【請求項7】 請求項6に記載の電気光学装置を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、薄膜トランジスタ（以下、適宜TFTと称す）駆動等によるアクティブマトリクス駆動方式の電気光学装置の駆動回路、該駆動回路を備えた電気光学装置、該駆動回路が基板上に設けられた電気光学装置、又は当該電気光学装置を用いた電子機器の技術分野に属し、特に、サンプリング回路を備えた駆動回路、電気光学装置、及び電子機器の技術分野

に属する。

【0002】

【従来の技術】従来、TFT駆動によるアクティブマトリクス駆動方式の液晶装置においては、縦横に夫々配列された多数の走査線及びデータ線と、走査線及びデータ線の各交点に対応する多数の画素電極がTFTアレイ基板上に設けられている。そして、これらに加えて、走査線駆動回路、データ線駆動回路、サンプリング回路などのTFTを構成要素とする各種の周辺回路が、このようなTFTアレイ基板上に設けられる場合がある。

【0003】前記走査線駆動回路及びデータ線駆動回路には、夫々シフトレジスタが備えられており、画像信号または走査信号を前記データ線または走査線毎に書き込ませるための駆動信号が、前記走査線駆動回路及びデータ線駆動回路の各出力段から順次出力されるように構成されている。

【0004】図22に従来のデータ線駆動回路の一例を示す。図22に示す回路では、クロックドインバータ回路及びインバータによりシフトレジスタ401'が構成されており、シフトレジスタ401'の各出力段からは出力信号Q1～Qnが図23に示すように順次転送されて出力される。従って、この出力信号Q1～Qnを用いてサンプリング回路301のスイッチング素子SH1～SHnの導通タイミングを制御することにより、画像信号線304に供給される画像信号VIDの各データ線に対する書き込みタイミングを、走査信号の走査線に対する書き込みタイミングと同期させることができる。

【0005】しかし、これらの出力信号Q1～Qnのパルス幅は図23に示すようにスタート信号SPXのパルス幅と等しく、出力信号Q1～Qnの転送はクロック信号CLX及び該クロック信号の反転クロック信号CLXINVの半周期ずつずれて行われるので、隣接する出力段からの出力信号（Q1とQ2、Q2とQ3等）は図23に示すようにクロック信号CLXの半周期に相当する期間において重複することになる。従って、出力信号Q1～Qnをそのままサンプリング回路301のスイッチング素子SH1～SHnに供給すると、前記重複する期間において、隣接するスイッチング素子SH1～SHnが同時に導通し、データ線において画像信号のゴーストが発生してしまう。

【0006】そこで、従来は図22に示すような選択回路403'を設けている。選択回路403'は、2入力NAND回路500から構成されており、2入力NAND回路500の入力端子には、シフトレジスタ401'の隣接する出力段の出力信号が入力される。このように構成した結果、図23のタイミングチャートに示すように、出力信号Q1～Qnは、シフトレジスタ401'の隣接する出力段の出力信号（Q1とQ2、Q2とQ3、～Qn-1とQn）が共にハイレベルになる期間だけ選択され、サンプリング回路駆動信号S1～Snとしてサ

ンプリング回路301の各スイッチング素子SH1～SHnに供給されるので、上述したようなゴーストを発生させることなく、良好な画像を表示させることができる。

【0007】

【発明が解決しようとする課題】しかしながら、このような従来の構成では、シフトレジスタ401'の出力信号Q1～Qnに遅延が生じると、バッファ回路402'の出力信号であるサンプリング回路駆動信号S1～Snが図23に点線で示すように遅延し、例えば1段目のサンプリング回路駆動信号S1と2段目のサンプリング回路駆動信号S2は図23にT1で示す期間に重複することになる。

【0008】このような重複が生じると、例えば図24に示すように5番目のデータ線に書き込まれるべき画像信号が6番目のデータ線にも書き込まれ、以下一つずつ隣のデータ線に画像信号が書き込まれるため、図24に斜線で示すようにゴースト画像が生じるという問題があった。

【0009】特に、シリアル信号として出力される画像信号をパラレルな画像信号に相展開する場合には、複数本前の画像信号が書き込まれるため、ゴースト画像は、より広い領域に、より顕著に発生することになる。例えば、XGAやEWSといった表示モードにおいては、ドット周波数が高速になるため、画像信号の相展開を行わないと、図25に示すように、サンプリング回路駆動信号S1、S2、S3、…のハイレベルの期間を十分に確保することができず、各データ線に十分な画像信号の書き込みを行うことができなくなってしまう。そこで、従来は、図26に示すように、例えば6相に相展開されたパラレルな画像信号VID1～VID6の夫々をサンプリング回路301に接続すると共に、1個のバッファ回路402'と複数個の隣接するサンプリング回路301のスイッチング素子とを接続し、一度に複数個のスイッチング素子を導通させるように構成した。このように構成すれば、図27に示すように、サンプリング回路駆動信号S1～Smのハイレベルの期間を十分に確保することができ、良好な表示を行うことができた。

【0010】しかしながら、このような構成においても、NAND回路500やバッファ回路402'のトランジスタ特性が劣化している場合、あるいはシフトレジスタ401'の出力信号に遅延が生じている場合には、図27に示すように、サンプリング回路駆動信号S1～Smの遅延が生じ、図27にT2で示す期間において、スイッチング素子SH1～SHmの導通期間に重複が生じる。図27に示す期間T2においては、1番目～6番目のデータ線に対して画像信号を書き込むために、サンプリング回路301のスイッチング素子SH1～SH6を導通状態とするサンプリング回路駆動信号S1～S6がハイレベルな信号となっており、同時に、7番目

～12番目のデータ線に画像信号を書き込むためにスイッチング素子SH7～SH12を導通状態とするサンプリング回路駆動信号S7～S12がハイレベルな信号となっている。従って、例えば5番目のデータ線に対する画像信号はVID5であり、このVID5はスイッチング素子SH5だけでなく、6本後のデータ線に対するスイッチング素子SH11にも供給される。また、6番目のデータ線に対する画像信号VID6はスイッチング素子SH6だけでなく、6本後のデータ線に対するスイッチング素子S12にも供給される。その結果、図28に示すように、11番目から16番目のデータ線には、5番目～10番目のデータ線に対する画像信号が書き込まれ、斜線で示すようなゴースト画像が生じてしまう。

【0011】このようなゴースト画像の発生は、一度に駆動するサンプリング回路のスイッチング素子の個数が多ければ多い程顕著であり、例えば図29に示すように、画像信号を12相展開すると共に、12個のスイッチング素子を同時に駆動するような構成の場合には、図30に示すように、1番目～12番目のデータ線に書き込まれる画像信号が、12本後の13番目～24番目のデータ線に書き込まれることになり、斜線で示すようなゴースト画像が発生してしまう。

【0012】ゴースト画像が生じると、画像のコントラストが低下し、鮮明な画像を表示することができなくなる。特に、動画を表示する場合には、本来の画像に追従してゴースト画像が動いて表示されるため、極めて見づらい画像となってしまう。また、階調表示を行う場合には、単に画素に対する画像信号の書き込みのオンオフだけでなく、書き込む電圧値を階調レベルに応じた値にする必要があるが、ゴースト画像の影響により適切な電圧値を得ることができず、正確な階調表示を行うことができなくなってしまう。また、画素の微細化等により表示画像の高解像度化を図った場合でも、以上のようなゴースト画像が生じてしまうと、実質的に画像の精細度が失われ、表示品位を劣化させることになる。

【0013】ゴースト画像を除去するためには、シフトレジスタ401の出力信号Q1～Qnをクロック信号のCLXの1周期ずつシフトさせ、出力信号Q1～Qnの重複期間を無くすことができれば良い。しかし、出力信号Q1～Qnをクロック信号CLXの1周期ずつシフトさせるには、極めて複雑な構成のシフトレジスタを用いる必要があり、高コスト化、シフトレジスタの占有面積の増大に基づく液晶装置の大型化等の問題を招くことになる。

【0014】本発明は上述した問題点を鑑みなされたものであり、画像信号をデータ線の線順次に書き込む場合でも、簡易な構成で確実にゴースト等の表示品位の劣化を防ぐことのできる電気光学装置の駆動回路、電気光学装置、及び電子機器を提供することを課題としている。

【0015】

【課題を解決するための手段】請求項 1 に記載の電気光学装置の駆動回路は、前記課題を解決するために、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記各データ線及び前記各走査線に接続されたスイッチング手段とを備えた電気光学装置の駆動回路であって、前記画像信号をサンプリングして前記データ線に供給するサンプリング回路と、前記サンプリング回路に駆動信号を供給するためのシフトレジスタと、前記シフトレジスタの各出力段に対応して設けられ、前記サンプリング回路への前記駆動信号の選択期間を制御する選択手段とを具備し、前記各選択手段は前記シフトレジスタの一の出力段の出力と、一の出力段に隣接する出力段の出力と、各選択手段に共通の制御信号線からの出力とが入力端子に供給された 3 入力論理回路からなることを特徴とする。

【0016】請求項 1 に記載の電気光学装置の駆動回路によれば、1 水平走査期間における画像信号の書き込み期間が終了し、シフトレジスタに対して転送開始信号が入力されると、この転送開始信号に基づいて駆動信号が生成され、シフトレジスタの各出力段から出力されると共に、シフトレジスタの次段における入力信号として出力される。次段においても同様にして駆動信号が生成され、この段における駆動信号として出力されると共に、更に次段における入力信号として出力される。

【0017】以下、同様にして、次々に駆動信号がシフトレジスタの各段によって転送されながら各段の出力信号として出力され、各データ線に対応するサンプリング回路に、前記出力段の夫々に対応して設けられた選択手段を介して供給される。

【0018】各選択手段は、対応するシフトレジスタの一の出力段の出力と、及び当該一の出力段に隣接する一の出力段の出力と、外部から出力される制御信号線の出力とが入力端子に供給されており、夫々の信号が有効となる期間を、前記駆動信号の有効な期間として選択する。そして、前記制御信号線は、各選択手段に共通の制御信号線として接続されている。従って、シフトレジスタの各出力段のスイッチング特性が劣化して、転送される信号の遅延が生じる場合でも、前記駆動信号の有効な期間を外部からの前記制御信号により強制的に定めることができ、隣接するサンプリング回路間における前記駆動信号の重なりを防止して、ゴースト現象等の表示品位の劣化を確実に防ぐことができる。

【0019】つまり、サンプリング回路は、重なりのない、かつ、十分に長い期間に設定された前記駆動信号により導通され、画像信号の供給線から供給される画像信号を各データ線に対して線順次に供給し、画像信号の書き込みを行うことになる。

【0020】請求項 2 に記載の電気光学装置の駆動回路は、前記課題を解決するために、請求項 1 に記載の電気光学装置の駆動回路において、前記選択手段は、3 入力

NAND 回路を各段に備えた手段であることを特徴とする。

【0021】請求項 2 に記載の電気光学装置の駆動回路によれば、夫々の 3 入力 NAND 回路には、シフトレジスタの一の出力段の出力、及び当該一の出力段に隣接する一の出力段の出力、並びに外部から出力される制御信号線の出力の夫々が供給される。従って、各信号が正の極性で有効となった場合にのみ、負極性の出力が行われることになり、前記制御信号線を介して入力する制御信号により前記有効期間の調整を行うことができる。

【0022】請求項 3 に記載の電気光学装置の駆動回路は、前記課題を解決するために、請求項 1 に記載の電気光学装置の駆動回路において、前記選択手段は、3 入力 OR 回路を各段に備えた手段であることを特徴とする。

【0023】請求項 3 に記載の電気光学装置の駆動回路によれば、夫々の 3 入力 OR 回路には、シフトレジスタの一の出力段の出力、及び当該一の出力段に隣接する一の出力段の出力、並びに外部から出力される制御信号線からの出力の夫々が供給される。従って、各信号が負の極性で有効となった場合にのみ、負極性の出力が行われることになり、前記制御信号線を介して入力する制御信号により前記有効期間の調整を行うことができる。

【0024】請求項 4 に記載の電気光学装置の駆動回路は、前記課題を解決するために、請求項 1 乃至請求項 3 の何れか一項に記載の電気光学装置の駆動回路において、前記シフトレジスタは、信号の転送方向を前記外部から供給される方向制御信号に基づいて所定方向に制限する転送方向制御部を更に備えた双方向性シフトレジスタであることを特徴とする。

【0025】請求項 4 に記載の電気光学装置の駆動回路によれば、前記シフトレジスタに対して、信号の転送方向を決定するための方向制御信号が外部から供給されると、前記シフトレジスタにおいては、転送方向制御部により、当該方向制御信号に基づいて転送方向が所定方向に制限される。従って、前記選択手段に供給する出力信号を所望の方向に適切に転送し、ゴースト画像の無い反転表示を可能とする。

【0026】請求項 5 に記載の電気光学装置の駆動回路は、前記課題を解決するために、請求項 1 乃至請求項 4 の何れか一項に記載の電気光学装置の駆動回路において、前記サンプリング回路は、相展開して出力される画像信号の供給線に接続されており、前記選択手段は、前記サンプリング回路の複数段に対して一度に前記駆動信号を供給するように接続されていることを特徴とする。

【0027】請求項 5 に記載の電気光学装置の駆動回路によれば、前記画像信号は、外部の制御手段により相展開して出力され、サンプリング回路に供給される。一方、サンプリング回路の駆動信号は、前記選択手段により、サンプリング回路の複数段に対して一度に供給される。従って、ドット周波数が速い場合でも、十分なサン

プリング期間が確保されると共に、前記制御信号線を介して入力される制御信号により適切な有効期間の選択が行われ、ゴースト画像を生じさせない。

【0028】請求項6に記載の電気光学装置は、前記課題を解決するために、請求項1乃至請求項5のいずれか一項に記載の電気光学装置の駆動回路と、電気信号により光学的特性を可逆的に変化させる電気光学部材を画素部に備えた画像表示手段とを備えたことを特徴とする。

【0029】請求項6に記載の電気光学装置によれば、請求項1乃至請求項5のいずれか一項に記載の電気光学装置の駆動回路と、電気信号により光学的特性を可逆的に変化させる電気光学部材を画素部に備えた画像表示手段とを備えているので、十分なサンプリング期間が確保されると共に、前記制御線を介して入力される制御信号により適切な有効期間の選択が行われ、ゴーストのない良好な画像が表示可能であって、且つ小型の電気光学装置が提供される。

【0030】請求項7に記載の電子機器は、前記課題を解決するために、請求項6の電気光学装置を備えたことを特徴とする。

【0031】請求項7に記載の電子機器によれば、電子機器は、上述した本願発明の電気光学装置を備えており、十分なサンプリング期間が確保されると共に、前記制御信号線を介して入力される制御信号により適切な有効期間の選択が行われ、ゴーストのない良好な画像が表示可能な電気光学装置により、高品質の画像表示が行われる。また、電気光学装置の小型化が可能なので、電子機器の小型化を実現することができる。

【0032】本発明のこのような作用及び他の利得は次に説明する実施の形態から明かにする。

【0033】

【発明の実施の形態】以下、本発明の実施の形態を図面に基いて説明する。

【0034】（電気光学装置の構成）電気光学装置の一例としての液晶装置について説明する。

【0035】先ず、液晶装置の全体構成について、図1から図3を参照して説明する。図1は、液晶装置の実施の形態におけるTFTアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図である。

【0036】図1において、液晶装置10は、例えば石英基板、ハードガラス、シリコン基板等からなるTFTアレイ基板上に、マトリクス状に設けられた複数の画素電極11と、X方向に複数配列されており夫々がY方向に沿って伸びるデータ線35と、Y方向に複数配列されており夫々がX方向に沿って伸びる走査線31と、各データ線35と画素電極11との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線31を介して夫々供給される走査信号に応じて夫々制御する画素駆動手段の一例としての複数のTFT30とが形成されている。また、図示を省略しているが、TFTアレイ

基板上には、蓄積容量のための配線である容量線が、走査線31に沿ってほぼ平行に、あるいは前段の走査線下を利用して形成されている。

【0037】また、TFTアレイ基板上には、画像信号をサンプリングして複数のデータ線35に夫々供給するサンプリング回路301と、データ線駆動回路101と、走査線駆動回路104とが形成されている。

【0038】データ線駆動回路101は、シフトレジスタ回路401を備えて構成されており、外部制御回路（図示せず）から供給される基準クロック信号CLX及びその反転クロック信号CLXinv、スタート信号SPX等に基づいて、サンプリング駆動信号S1～Snが順次サンプリング駆動信号線306に供給される。

【0039】走査線駆動回路104は、データ線駆動回路101とほぼ同様に構成されており、走査線駆動回路104中にシフトレジスタ回路を備え、スタート信号SPY、基準クロック信号CLY及びその反転クロック信号CLYinv等に基づいて、所定タイミングで走査線31に走査信号Y1～Ypをパルス的に線順次で印加する。

【0040】サンプリング回路301は、TFTから構成されるスイッチング素子SH1～SHnを各データ線35毎に備えている。スイッチング素子SH1～SHnのソース電極には、画像信号線304が電気的に接続されており、スイッチング素子SH1～SHnのゲート電極には、サンプリング回路駆動信号線306が電気的に接続されている。従って、データ線駆動回路101からサンプリング回路駆動信号線306を介してサンプリング回路駆動信号S1～Snが入力されると、外部制御回路（図示せず）から画像信号線304を介して供給される画像信号D1～Dnがサンプリングされ、データ線35に順次供給される。尚、画像信号のドット周波数が速い場合には、周波数を低減するために画像信号VIDを相展開しても良い。画像信号の相展開数には制約がないが、ビデオ表示させる場合には、RGB各々に信号線が必要なことから3の倍数で構成すると外部制御回路が比較的容易に構成できる。また、少なくとも画像信号の相展開数分だけ画像信号線304が必要なことは言うまでもない。

【0041】（駆動回路の第1の実施の形態）次に、本実施形態の液晶装置10における駆動回路の第1の実施の形態について図1から図3を参照して説明する。なお、以下の説明ではデータ線駆動回路を例に挙げて説明するが、走査線駆動回路についてもデータ線駆動回路と同様な構成が適用可能である。

【0042】図1に示すように、データ線駆動回路101は、シフトレジスタ401とバッファ回路402と、ゴーストを除去する選択回路403とを含んで構成される。

【0043】本実施の形態では、シフトレジスタ401

は、図1に示すAからBへ方向の転送方向で、シフトレジスタ401の各段から出力信号Q1~Qnを順次出力する機能を有している。これらの出力信号Q1~Qnは、選択回路403あるいはバッファ回路402を介してサンプリング回路駆動信号S1~Snとしてサンプリング回路301に供給される。

【0044】次に、シフトレジスタ401の構成例について図2及び図3に基づいて説明する。

【0045】図2に示すように、シフトレジスタ401の各段は、2個のクロックドインバータ130、132と1個のインバータ131により構成されている。このように構成されるシフトレジスタ401において、図3に示すようにスタート信号SPXが供給されると、当該スタート信号SPXは、タイミングt0で示すクロック信号CLXの立ち上がりで1段目のクロックドインバータ130によって取り込まれ、次に、タイミングt1のクロック信号CLXの立ち下がり、即ち反転信号CLXINVの立ち上がりからインバータ131及びクロックドインバータ132により帰還が行われて、図3に示すようにクロック信号CLXの1周期分と同じ幅のパルス信号である1段目の出力信号Q1が得られる。

【0046】次に、2段目においては、クロック信号CLXの反転信号CLXINVの立ち上がりにより前記出力信号Q1が取り込まれ、クロック信号CLXの立ち上がりで帰還が行われるので、前記出力信号Q1よりもクロック信号CLXの半周期遅れた出力信号Q2が得られる。

【0047】以下、各段において次々にクロック信号CLXの半周期ずれたタイミングでの信号の取り込みと帰還が行われ、順次クロック信号CLXの半周期ずつずれた出力信号Q1~Qnが得られることになる。

【0048】以上のように、本実施形態のシフトレジスタ401によれば、シフトレジスタ401の各出力段の出力信号Q1~Qnが、クロック信号CLXの半周期ずつずれて次段へと転送されるので、これらの出力信号Q1~Qnを用いてサンプリング回路301の各スイッチング素子SH1~SHnを駆動すれば、データ線35に線順次に画像信号を書き込むことができる。

【0049】そして、本実施形態においては、さらに図1に示すような選択回路403を備えており、より具体的には、3入力NAND回路404からなる選択回路が備えられている。当該3入力NAND回路404の夫々には、シフトレジスタ回路401の一の出力段の出力信号とイネーブル信号ENBを入力すると共に、当該一の出力段に隣接する出力段の出力信号をも入力するように構成されている。そして、本実施形態においては、シフトレジスタ回路401の各出力段の出力信号の有効期間を、互いに隣接する出力段の出力信号が共にハイレベルとなる期間内において、イネーブル信号ENBを有効にすることにより選択するのである。このように構成する

ことで、イネーブル信号ENBを、選択回路403を構成する全ての3入力NAND回路404に共通して用いることができ、このイネーブル信号ENBを供給するためのイネーブル信号線も1本で済む。従って、基板上における配線の引き回しが容易となり、選択回路を基板上に容易に内蔵することができる。

【0050】また、本実施形態においては、イネーブル信号ENBのパルス幅は、図3に示すように、クロック信号CLKの半周期よりも短い幅に設定されている。このように構成することにより、選択回路403及びバッファ回路402を介して出力されるサンプリング回路駆動信号S1~Snは、隣接段のサンプリング回路駆動信号S1~Snに対して、常に時間tm分の余裕を持って出力されることになり、たとえシフトレジスタ401にて出力信号の遅延が生じた場合でも、従来のような信号遅延による重複した画像信号の書き込みを生じさせない。即ち、出力信号Q1~Qnをそのまま各スイッチング素子SH1~SHnに供給したのでは、クロック信号CLXの半周期にわたって隣接するスイッチング素子SH1~SHnが同時に導通状態になってしまい、重複した画像信号の書き込みが生じるが、本実施形態によればこのような問題を避けることができるのである。

【0051】以上のように本実施形態によれば、簡易な構成のシフトレジスタを用いつつ、簡単な構成で選択回路を基板に内蔵させることができ、当該選択回路によって確実にゴースト画像を除去することができるので、低コストで高品質な画像を表示することのできる液晶装置を提供することができる。

【0052】(サンプリング回路の実施の形態) 次に、以上のように波形成形された駆動信号S1~Snが供給されるサンプリング回路301の一実施形態について説明する。

【0053】図4は、サンプリング回路301のスイッチング素子SH1~SHnを構成する各種のTFTを示す回路図である。

【0054】図4(1)に示すようにサンプリング回路301のスイッチング素子SH1~SHn(図1参照)は、例えばNチャネル型のTFT302aから構成することができる。また、図4(2)に示すようにPチャネル型のTFT302bから構成されてもよいし、図4(3)に示すようにNチャネル型のTFT及びPチャネル型のTFTからなる相補型のTFT302cから構成されてもよい。尚、図4(1)から図4(3)において、図1に示した画像信号線304を介して入力される画像信号VIDは、ソース或いはドレイン電圧として各TFT302a~302cに入力され、同じく図1に示したデータ線駆動回路101からサンプリング回路駆動信号線306を介して入力されるサンプリング回路駆動信号306a、306bは、ゲート電圧として各TFT302a~302cに入力される。

【0055】また、サンプリング回路301においては、Nチャネル型のTFT302aにサンプリング回路駆動信号線306を介してゲート電圧として印加されるサンプリング回路駆動信号306aと、Pチャネル型のTFT302bにサンプリング回路駆動信号線306を介してゲート電圧として印加されるサンプリング回路駆動信号306bとは、相互に反転信号である。従って、サンプリング回路301を前記相補型のTFT302cで構成する場合には、互いに反転信号であるサンプリング回路駆動信号用のサンプリング回路駆動信号線306

が少なくとも2本以上必要である。
【0056】（駆動回路の第2の実施形態）次に、本発明の駆動回路の第2の実施形態を、図5乃至図7に基づいて説明する。尚、第1の実施形態との共通箇所には同一符号を付して説明を省略する。

【0057】本実施形態は、データ線駆動回路101のシフトレジスタとして双方向性シフトレジスタ405を用いたところが第1の実施形態と異なる。

【0058】双方向性シフトレジスタ405は、図5及び図6に示すように、シフトレジスタを全てクロックドインバータで構成した。

【0059】尚、この場合、図示を省略するが、走査線駆動回路104についてもデータ線駆動回路101と同様な双方向性シフトレジスタとバッファ回路等を備えて構成することができる。

【0060】図5に示すように、双方向性シフトレジスタ405は、第1の実施形態で説明したシフトレジスタの各段を全てクロックドインバータにより構成するとともに、第1の実施形態で説明したシフトレジスタの各段に更にクロックドインバータを1つ追加し、合計で4個のクロックドインバータ130、132、133、134により各段を構成する。そして、クロック信号CLXとその反転クロック信号CLXINVを入力するクロックドインバータ130、132以外のクロックドインバータ133、134には、夫々転送方向制御信号DXとその反転転送方向制御信号DXINVを入力する。

【0061】このような構成において、転送方向制御信号DXがハイレベル信号である場合には、第1の実施形態のシフトレジスタ401と同様に、AからBへ向かう方向への転送が行われる。この時のタイミングチャートは図3に示すようになる。しかし、転送方向制御信号DXの反転信号DXINVがハイレベル信号である場合には、出力信号Qn〜Q1は、BからAへ向かう方向へ転送される。この時のタイミングチャートは図6に示すようになる。尚、夫々の転送方向における出力信号の転送の機構は第1の実施形態で説明したシフトレジスタ401と同様である。

【0062】そして、シフトレジスタとしてこのような双方向性シフトレジスタ405を用いた場合でも、前記選択回路403の構成及びイネーブル信号ENBの構成

を第1の実施形態通りに適用することができる。

【0063】つまり、イネーブル信号ENBは選択回路403の各3入力NAND回路404に共通に入力される信号であるため、図6に示すように、シフトレジスタ405のn段目の出力信号Qnから、n-1段目の出力信号Qn-1、n-2段目の出力信号Qn-2という順序で出力信号が転送される場合でも、隣接する出力段の出力信号が共にハイレベルになる期間において、各出力信号の有効期間を選択することができ、互いに期間tmの余裕を持つサンプリング回路駆動信号Sn〜S1を出力させる。

【0064】このように、転送方向に応じて信号の極性を反転させる必要がなく、1系統のイネーブル信号ENBにより、双方向に転送されるサンプリング回路駆動信号を生成することができるので、配線の引き回し上有利であり、駆動回路を基板上に容易に内蔵することができる。

【0065】また、以上のような双方向性シフトレジスタ405を、液晶プロジェクタのライトバルブとして液晶装置に用いる場合には、色無しの（即ち、カラーフィルタが形成されていない）液晶装置をRGB別に3枚用いる複板方式を採用することができ、表示画面を明るくして高品位の画質が得られる。この複板方式によれば、3枚の液晶装置により別々に光変調された3色光は、プリズムやダイクロイックミラーにより一つの投射光に合成された後、スクリーン上に投射される。このように、プリズム等で合成すると、図7に示すように、RGB用の3枚のライトバルブ500R、500G及び、500Bによる変調後にプリズム502で反射するR光及びB光と比べると、G光は、プリズム502で反射されない。即ち、光の反転回数が一回だけG光について少なくなる。この現象は、もちろんG光の代わりに、R光又はB光がプリズムで反射されないように光学系を構成しても同じであり、更に、ダイクロイックミラー等を用いて3色光を合成した場合にも同様に起こる。従って、このような場合、G光についての画像信号を何等かの形で左右にひっくり返す必要性が生じる。

【0066】そこで、本実施形態のような双方向性シフトレジスタを備えた液晶装置を用いれば、画像信号を左右にひっくり返すことができ、上述のような複板方式の液晶プロジェクタを構成することができる。

【0067】また、前記ライトバルブを備えた液晶プロジェクタには、色付きの（即ち、対向基板にカラーフィルタが形成された）液晶装置を1枚だけ用いる単板方式があるが、データ線駆動回路101だけでなく、走査線駆動回路104も双方向性シフトレジスタ405で構成すれば、画像信号を上下左右にひっくり返すことができ、このような単板方式の液晶プロジェクタ、あるいは上述した複板方式の液晶プロジェクタを、床に普通に設置する床置きタイプとしても、天井に逆さに取り付け

設置する天吊りタイプとしても使用可能に構成することが出来る。また、携帯型ビデオカメラの液晶モニタのように、単板方式の液晶装置である液晶モニタを、ユーザの撮影姿勢に応じて、例えばフレキシブルジョイントを支点にひっくり返して見ることができるようにすることも可能である。そして、このような表示の可能な液晶モニタにおいてもゴースト等の表示品位の劣化を確実に防止することができる。

【0068】(駆動回路の第3の実施形態)次に、本発明の駆動回路の第3の実施形態を、図8及び図9に基づいて説明する。尚、第1の実施形態との共通箇所には同一符号を付して説明を省略する。

【0069】本実施形態は、選択回路403を、図8に示すように、3入力NOR回路406で構成したところが第1の実施形態と異なる。

【0070】3入力NOR回路406を用いる場合には、スタート信号SPX、イネーブル信号ENBは、ローアクティブに設定する必要がある、これに伴い、3入力NOR回路406の出力段には、バッファ回路402との関係で、インバータ回路407が必要となる。すなわち、これはOR回路を構成することを意味する。

【0071】このような構成では、図9に示すように、シフトレジスタ401の出力信号Q1~Qn、イネーブル信号ENBの全てがローレベルの信号になった時に、3入力NOR回路406の出力がハイレベルとなり、この出力がインバータ407にて反転されて、バッファ回路402を介してサンプリング回路301に供給される。

【0072】本実施形態においても、配線の引き回しを複雑にすることなく、ゴースト等の表示品位の劣化を確実に防止することができる。

【0073】(駆動回路の第4の実施形態)次に、本発明の駆動回路の第4の実施形態を、図10乃至図12を用いて説明する。尚、第1の実施形態との共通箇所には同一符号を付して説明を省略する。

【0074】本実施形態は、図10に示すように、シリアル信号として出力される画像信号VIDEOを、表示情報処理回路(外部IC)で、例えばパラレルな画像信号VID1~VID6に相展開する方式の液晶装置に本発明を適用したものである。

【0075】本実施形態においても、図11に示すように、第1の実施形態で説明したものと同様な構成の選択回路403を用い、外部からの1系統のイネーブル信号ENBで、波形の調整を行うように構成した。

【0076】このように構成すれば、相展開を行う場合であっても、図12に示すように、たとえサンプリング回路駆動信号S1~Smの遅延が生ずる場合に、サンプリング回路駆動信号S1~Smの重複を確実に防止することができ、従来の技術で説明したようなゴースト画像の発生を確実に防止することができる。

【0077】従って、相展開を行うように構成することにより、XGAやEWSといった高速な表示モードにおいても、シフトレジスタの駆動周波数を低減することが可能となり、外部制御回路の負荷を軽減することができるだけでなく、ゴースト画像のない高品質の画像表示を行うことができる。

【0078】更に、シフトレジスタの駆動周波数が低減されると、消費電流を小さくすることができるだけでなく、シフトレジスタを構成するTFTの寿命を延ばすことができ、信頼性の高い液晶装置を提供することができる。

【0079】なお、相展開を行う数と、一度に駆動するサンプリング回路の個数は、同じでなくとも良い。つまり、一度に駆動するサンプリング回路の個数を減らし、サンプリング回路駆動信号の出力期間を短くした場合でも、サンプリング回路を構成するトランジスタの駆動性能が良好な場合には、良好な表示を行うことができる。

【0080】(駆動回路の第5の実施形態)次に、本発明の駆動回路の第5の実施形態を、図13及び図14を用いて説明する。尚、第1の実施形態との共通箇所には同一符号を付して説明を省略する。

【0081】本実施形態は、双方向性シフトレジスタをトランスミッションゲートを用いて構成した例である。

【0082】図13に示す双方向性シフトレジスタ405は、転送方向制御信号DX及び反転信号DXINVに応じて転送方向が固定される転送方向制御部が、トランスミッションゲート410で構成されており、クロック信号CLX及び反転信号CLXINVに基づいて信号を取り込む信号取込部及び帰還部がクロックドインバータ130、131により構成されている。

【0083】また、図14に示す双方向性シフトレジスタ405は、転送方向制御部だけでなく、信号取り込み部、帰還部をもトランスミッションゲート410で構成した例である。

【0084】トランスミッションゲート410は、ゲート電極に印加される方向制御信号DXまたはクロック信号CLXと、転送信号の入力側電極または出力側電極に印加される転送信号との電位差に応じてNチャネルTFTとPチャネルTFTが同時に導通状態になるため、クロックドインバータのように正電源VDD及び負電源VSSの供給を必要としない。従って、これらの電源バターンを引き回す必要がなくなり、双方向性シフトレジスタの隣接する各段の間隔を従来に比べて狭くすることができ、液晶装置の小型化が可能である。

【0085】また、図14に示すように、双方向性シフトレジスタ405を全てトランスミッションゲート410で構成し、かつ、本発明のゴーストを除去するための選択回路403を用いることで、より一層液晶装置を小型化することが可能である。

【0086】(駆動回路の第6の実施形態)次に、本発

明の駆動回路の第 6 の実施形態を、図 15 を用いて説明する。尚、第 1 の実施形態との共通箇所には同一符号を付して説明を省略する。

【0087】本実施形態は、バッファ回路 402 とサンプリング回路 301 の他の構成例を示すものである。

【0088】例えば、図 15 (a) に示すように、バッファ回路 402 のインバーターを多段に重ねて構成した例である。このように構成することにより、信号の劣化を確実に防ぐことができ、サンプリング回路 301 をより一層正確に駆動することができる。

【0089】また、図 15 (b) に示すように、サンプリング回路 301 を P チャネル型 TFT 及び N チャネル型 TFT からなる相補型 TFT 構造のトランスミッションゲート 410 で構成した例である。この場合、正負両極性の信号をトランスミッションゲート 410 に入力する必要があるため、バッファ回路 402 においてインバーターにより反転信号を生成する。そして、インバーターにより反転信号を生成した場合には、信号の遅延が生ずるため、図 15 (b) に示すように、正帰還部を有する双安定回路 411 を備え、この信号の遅延を解消するようにすれば良い。このような構成により、トランジスタ特性が多少劣化している場合でも、より確実な動作を保証することができ、正確なタイミングでデータ線の駆動制御を行うことが可能である。

【0090】以上、夫々駆動回路の実施形態について説明したが、データ線駆動回路の双方向性シフトレジスタ、サンプリング回路、又は走査線駆動回路は、夫々画素領域の TFT 30 と同一の薄膜形成工程で形成することができ、製造上有利である。

【0091】尚、上述した各実施形態においては、データ線駆動回路及び走査線駆動回路に対して、クロック信号あるいは画像信号等を出力する外部制御回路を、液晶装置の外部に設けた場合について説明したが、本発明はこれに限られるものではなく、当該制御回路を液晶装置内に設けるようにしても良い。

【0092】(液晶装置 10 の他の構成要素) また、以上のような本実施形態の液晶装置 10 には、次のような各手段が備えられている。

【0093】図 16 及び図 17 において、TFT アレイ基板 1 の上には、複数の画素電極 11 により規定される画面表示領域 (即ち、実際に液晶層 50 の配向状態変化により画像が表示される液晶装置の領域) の周囲において両基板を貼り合わせて液晶層 50 を包囲するシール部材の一例としての光硬化性樹脂からなるシール材 52 が、画面表示領域に沿って設けられている。そして、対向基板 2 上における画面表示領域とシール材 52 との間には、遮光性の周辺見切り 53 が設けられている。

【0094】周辺見切り 53 は、後に画面表示領域に対応して開口部が設けられた遮光性のケースに TFT アレイ基板 1 が入れられた場合に、当該画面表示領域が製造

誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えば TFT アレイ基板 1 のケースに対する数百 μm 程度のずれを許容するように、画面表示領域の周囲に少なくとも 500 μm 以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り 53 は、例えば、Cr (クロム) や Ni (ニッケル) などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板 2 に形成される。或いは、カーボンや Ti (チタン) をフォトリソストに分散した樹脂ブラックなどの材料から形成される。また、遮光性の周辺見切り 53 を TFT アレイ基板 1 上に設けても良いことは言うまでもない。更に、サンプリング回路 301 を周辺見切り 53 の下部に設けるようにすれば、データ線駆動回路 101 の占有面積を縮小することができるため、液晶装置 10 の小型化が実現できる利点がある。

【0095】シール材 52 の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路 101 及び実装端子 102 が設けられており、画面表示領域の左右の 2 辺に沿って走査線駆動回路 104 が画面表示領域の両側に設けられている。ここで、走査線 31 の走査信号遅延が問題にならないような場合、走査線駆動回路 104 は走査線 103 に対して片側のみに形成しても良い。更に画面表示領域の上辺には、複数の配線 105 が設けられている。また、対向基板 2 のコーナー部の少なくとも一箇所、TFT アレイ基板 1 と対向基板 2 との間で電気的導通をとるための上下導通材 106 が設けられている。そして、シール材 52 とほぼ同じ輪郭を持つ対向基板 2 が当該シール材 52 により TFT アレイ基板 1 に固着されている。

【0096】以上説明した液晶装置 10 は、カラー液晶プロジェクトに適用されるため、3 つの液晶装置 10 が RGB 用のライトバルブとして夫々用いられ、各パネルには夫々 RGB 色分解用のダイクロミックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板 2 に、カラーフィルタは設けられていない。しかしながら、液晶装置 10 においても遮光膜 23 の形成されていない画素電極 11 に対向する所定領域に RGB のカラーフィルタをその保護膜と共に、対向基板 2 上に形成してもよい。このようにすれば、液晶プロジェクト以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶装置を適用できる。

【0097】また、液晶装置 10 のスイッチング素子は、正スタガ型又はコプラナー型のポリシリコン TFT でも良いし、逆スタガ型の TFT やアモルファスシリコン TFT 等の他の形式の TFT に対しても、本実施の形態は有効である。

【0098】尚、データ線駆動回路 101 及び走査線駆動回路 104 は、TFT アレイ基板 1 上に設ける代わ

りに、例えばTAB（テープオートメテッドボンディング基板）上に実装された駆動用LSIに、TFTアレイ基板1の周辺部に設けられた異方性導電フィルムを介して電氣的及び機械的に接続するようにしてもよい。

【0099】（電子機器）次に、以上詳細に説明した液晶装置10を備えた電子機器の実施の形態について図18から図22を参照して説明する。

【0100】先ず図18に、このように液晶装置10を備えた電子機器の概略構成を示す。

【0101】図18において、電子機器は、表示情報出力源1000、上述した外部表示情報処理回路1002、前述の走査線駆動回路104及びデータ線駆動回路101を含む表示駆動回路1004、液晶装置10、クロック発生回路1008並びに電源回路1010を備えて構成されている。表示情報出力源1000は、ROM（Read Only Memory）、RAM（Random Access Memory）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路1008からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路1002に出力する。表示情報処理回路1002は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路1008からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に表示駆動回路1004に出力する。表示駆動回路1004は、走査線駆動回路104及びデータ線駆動回路101によって前述の駆動方法により液晶装置10を駆動する。電源回路1010は、上述の各回路に所定電源を供給する。尚、液晶装置10を構成するTFTアレイ基板の上に、表示駆動回路1004を搭載してもよく、これに加えて表示情報処理回路1002を搭載してもよい。

【0102】このような構成の電子機器として、図19に示す液晶プロジェクタ、図20に示すマルチメディア対応のパーソナルコンピュータ（PC）及びエンジニアリング・ワークステーション（EWS）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。

【0103】次に図19から図21に、このように構成された電子機器の具体例を夫々示す。

【0104】図19において、電子機器の一例たる液晶プロジェクタ1100は、投射型の液晶プロジェクタであり、光源1110と、ダイクロイックミラー1113、1114と、反射ミラー1115、1116、1117と、入射レンズ1118、リレーレンズ1119、

出射レンズ1120と、液晶ライトバルブ1122、1123、1124と、クロスダイクロイックプリズム1125と、投射レンズ1126とを備えて構成されている。液晶ライトバルブ1122、1123、1124は、上述した駆動回路1004がTFTアレイ基板上に搭載された液晶装置10を含む液晶表示モジュールを3個用意し、夫々液晶ライトバルブとして用いたものである。また、光源1110はメタルハライド等のランプ1111とランプ1111の光を反射するリフレクタ1112とからなる。

【0105】以上のように構成される液晶プロジェクタ1100においては、青色光・緑色光反射のダイクロイックミラー1113は、光源1110からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー1117で反射されて、赤色光用液晶ライトバルブ1122に入射される。一方、ダイクロイックミラー1113で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー1114によって反射され、緑色光用液晶ライトバルブ1123に入射される。また、青色光は第2のダイクロイックミラー1114も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ1118、リレーレンズ1119、出射レンズ1120を含むリレーレンズ系からなる導光手段1121が設けられ、これを介して青色光が青色光用液晶ライトバルブ1124に入射される。各ライトバルブにより変調された3つの色光はクロスダイクロイックプリズム1125に入射する。このプリズムは4つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ1126によってスクリーン1127上に投射され、画像が拡大されて表示される。

【0106】図20において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ1200は、上述した液晶装置10がトップカバーケース内に備えられた液晶ディスプレイ1206と、CPU、メモリ、モデム等を収容すると共にキーボード1202が組み込まれた本体部1204とを有する。

【0107】また、これらに代えて、図21に示すように、液晶装置10を構成する2枚の透明基板1304a、1304bの一方に、金属の導電膜が形成されたポリイミドテープ1322にICチップ1324を実装したTCP（Tape Carrier Package）1320を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。

【0108】以上、図19から図21を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー

型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等が図 1 8 に示した電子機器の例として挙げられる。

【0109】なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶装置の駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置にも適用可能である。

【0110】以上説明したように、本実施の形態によれば、ゴースト等の表示品位の劣化を確実に防止して、良好な画像表示の可能な液晶装置を備えた各種の電子機器を実現できる。

【0111】

【発明の効果】以上説明したように、本発明によれば、サンプリング回路への駆動信号の選択期間を制御する選択手段を、シフトレジスタの一の出力段の出力線と、当該一の出力段に隣接する出力段の出力線と、各選択手段に共通の制御信号線とが入力端子に接続された 3 入力論理回路から構成したので、配線の引き回しが容易であり、電気光学装置に容易に設けることができる。また、各データ線に対して十分なサンプリング期間を確保して、確実な画像信号の書き込みを可能とすると共に、ゴースト画像の発生を確実に防止することができ、高品位な画像表示あるいはライトバルブ動作の可能な電気光学装置の駆動回路、電気光学装置、及び電子機器を提供することができる。

【図面の簡単な説明】

【図 1】 液晶装置の第 1 の実施形態における TFT アレイ基板上に形成された各種配線、周辺回路等のブロック図である。

【図 2】 図 1 のデータ線駆動回路を構成するシフトレジスタの回路図である。

【図 3】 図 1 の液晶装置におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。

【図 4】 図 1 の液晶装置に設けられたサンプリング回路を構成する TFT の回路図である。

【図 5】 本発明の第 2 の実施形態のデータ線駆動回路の構成を示すブロック図である。

【図 6】 本発明の第 2 の実施形態におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。

【図 7】 本発明の第 2 の実施形態における液晶装置を用いた液晶プロジェクタの RGB の 3 色光を合成するプリズム光学系を示す概念図である。

【図 8】 本発明の第 3 の実施形態におけるデータ線駆動回路のブロック図である。

【図 9】 本発明の第 3 の実施形態におけるデータ線駆

動回路及びサンプリング回路の動作を示すタイミングチャートである。

【図 10】 本発明の第 4 の実施形態における液晶装置に供給される画像信号の態様を示すブロック図である。

【図 11】 本発明の第 4 の実施形態におけるデータ線駆動回路のシフトレジスタ及びサンプリング回路の回路図である。

【図 12】 本発明の第 4 の実施形態におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。

【図 13】 本発明の第 5 の実施形態におけるデータ線駆動回路のシフトレジスタ及びサンプリング回路の回路図である。

【図 14】 本発明の第 5 の実施形態におけるデータ線駆動回路のシフトレジスタ及びサンプリング回路の他の例の回路図である。

【図 15】 (a) は本発明の第 6 の実施形態におけるデータ線駆動回路のバッファ回路及びサンプリング回路の一例の回路図、(b) は本発明の第 6 の実施形態におけるデータ線駆動回路のバッファ回路及びサンプリング回路の他例の回路図である。

【図 16】 図 1 の液晶装置の全体構成を示す平面図である。

【図 17】 図 1 の液晶装置の全体構成を示す断面図である。

【図 18】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。

【図 19】 電子機器の一例としての液晶プロジェクタを示す断面図である。

【図 20】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。

【図 21】 電子機器の一例としての TCP を用いた液晶装置を示す斜視図である。

【図 22】 従来の液晶装置におけるデータ線駆動回路及びサンプリング回路の回路図である。

【図 23】 図 2 2 の液晶装置におけるデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。

【図 24】 図 2 2 のデータ線駆動回路及びサンプリング回路において発生するゴースト画像を示す図である。

【図 25】 画像信号を多相に相展開し、サンプリング回路を個別に駆動する場合の従来のデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。

【図 26】 画像信号を 6 相に相展開し、複数のサンプリング回路を一度に駆動する場合の従来のデータ線駆動回路及びサンプリング回路の回路図である。

【図 27】 図 2 6 のデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。

【図 28】 図 2 6 のデータ線駆動回路及びサンプリ

グ回路を用いた液晶装置において発生するゴースト画像を示す図である。

【図29】 画像信号を12相に相展開し、複数のサンプリング回路を一度に駆動する場合の従来のデータ線駆動回路及びサンプリング回路の回路図である。


【図30】 図29のデータ線駆動回路及びサンプリング回路を用いた場合に発生するゴースト画像を示す図である。

【符号の説明】


- 1…TFTアレイ基板
- 2…対向基板
- 10…液晶装置
- 11…画素電極
- 21…共通電極
- 23…遮光膜
- 30…TFT
- 31…走査線
- 35…データ線

- .50…液晶層
- 52…シール材
- 53…周辺見切り
- 101…データ線駆動回路
- 102…実装端子
- 130、132、133、134…クロックドインバータ
- 301…サンプリング回路
- 304…画像信号線
- 10 306…サンプリング回路駆動信号線
- 401…シフトレジスタ
- 402…バッファ回路
- 403…選択回路
- 404…3入力NAND回路
- 405…双方向性シフトレジスタ
- 406…3入力NOR回路
- 410…トランスマッションゲート


【図1】




【図10】




【図3】




【図6】



【図 2】




【図 7】




【図 4】


(1)
Nチャネル型




(2)
Pチャネル型




(3)
相補型




【図 9】




【図 16】




【図 5】




【図 20】




【図 8】




【図 23】




【図 17】





【図 21】




401




【图 25】




【図13】




【図14】




【図15】




【図18】



【図19】




【図22】




【図 2 4】


ゴースト現象例 1 (画像信号 単相展開時)



【図 2 6】




【図 2 7】



【図 2 8】

ゴースト現象例 2 (画像信号 6 相展開時)



The figure consists of two parts: a block diagram and a timing diagram.

Block Diagram: The top part shows a shift register circuit 401'. It has a series of stages labeled Q1, Q2, Q3, Q4, Q5, Q6, ..., Qn-1, Qn. Each stage contains a CLX input and a CLX INV input. A SPX input is connected to the first stage. The output of each stage is connected to a common bus 402'. A 500 unit time scale is indicated.

Timing Diagram: The bottom part shows a timing diagram for the shift register. The vertical axis represents time, with a 500 unit scale. The horizontal axis represents the clock signal CLK, which is a periodic square wave. The output signals S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15, S16, S17, S18, S19, S20, S21, S22, S23, S24 are shown as a series of pulses. The pulses are synchronized with the clock signal CLK. The output signals are labeled S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15, S16, S17, S18, S19, S20, S21, S22, S23, S24. The output signals are labeled S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15, S16, S17, S18, S19, S20, S21, S22, S23, S24. The output signals are labeled S1, S2, S3, S4, S5, S6, S7, S8, S9, S10, S11, S12, S13, S14, S15, S16, S17, S18, S19, S20, S21, S22, S23, S24.

A 25x25 grid with columns numbered 1 to 25. Two 'F' shapes are drawn. The first 'F' is solid black and occupies columns 5-10 and rows 10-14. The second 'F' is outlined with diagonal hatching and occupies columns 17-22 and rows 10-14.

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第2区分

【発行日】平成14年6月7日(2002. 6. 7)

【公開番号】特開平11-282426

【公開日】平成11年10月15日(1999. 10. 15)

【年通号数】公開特許公報11-2825

【出願番号】特願平10-82315

【国際特許分類第7版】

G09G 3/36

G02F 1/133 550

【FI】

G09G 3/36

G02F 1/133 550

【手続補正書】

【提出日】平成14年3月4日(2002. 3. 4)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記各データ線及び前記各走査線に接続されたスイッチング手段とを備えた電気光学装置の駆動回路であって、前記画像信号をサンプリングして前記データ線に供給するサンプリング回路と、前記サンプリング回路に駆動信号を供給するためのシフトレジスタと、前記シフトレジスタの各出力段に対応して設けられ、前記サンプリング回路への前記駆動信号の選択期間を制御する選択手段とを具備し、前記各選択手段は前記シフトレジスタの一の出力段の出力と、一の出力段に隣接する出力段の出力と、各選択手段に共通の制御信号線からの出力とが入力端子に供給された3入力論理回路からなる、ことを特徴とする電気光学装置の駆動回路。

【請求項2】 前記選択手段は、3入力NAND回路を各段に備えた手段であることを特徴とする請求項1に記載の電気光学装置の駆動回路。

【請求項3】 前記選択手段は、3入力OR回路を各段に備えた手段であることを特徴とする請求項1に記載の電気光学装置の駆動回路。

【請求項4】 前記シフトレジスタは、信号の転送方向を前記外部から供給される方向制御信号に基づいて所定方向に制限する転送方向制御部を更に備えた双方向性シフトレジスタであることを特徴とする請求項1乃至請求項3の何れか一項に記載の電気光学装置の駆動回路。

【請求項5】 前記サンプリング回路は、相展開して出力される画像信号の供給線に接続されており、前記選択手段は、前記サンプリング回路の複数段に対して一度に前記駆動信号を供給するように接続されていることを特徴とする請求項1乃至請求項4の何れか一項に記載の電気光学装置の駆動回路。

【請求項6】 前記一の出力段に隣接する出力段の出力信号は、前記一の出力段の出力信号より半周期遅れて出力され、前記共通の制御手段の信号は、前記出力段の半周期より短いパルス幅を持つ信号であることを特徴とする請求項1乃至請求項5の何れか一項に記載の電気光学装置の駆動回路。

【請求項7】 請求項1乃至請求項6のいずれか一項に記載の電気光学装置の駆動回路と、電気信号により光学的特性を可逆的に変化させる電気光学部材を画素部に備えた画像表示手段とを備えたことを特徴とする電気光学装置。

【請求項8】 請求項7に記載の電気光学装置を備えたことを特徴とする電子機器。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】

【課題を解決するための手段】本発明の電気光学装置の駆動回路は、前記課題を解決するために、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記各データ線及び前記各走査線に接続されたスイッチング手段とを備えた電気光学装置の駆動回路であって、前記画像信号をサンプリングして前記データ線に供給するサンプリング回路と、前記サンプリング回路に駆動信号を供給するためのシフトレジスタと、前記シフトレジスタの各出力段に対応して設けられ、前記

サンプリング回路への前記駆動信号の選択期間を制御する選択手段とを具備し、前記各選択手段は前記シフトレジスタの一の出力段の出力と、一の出力段に隣接する出力段の出力と、各選択手段に共通の制御信号線からの出力とが入力端子に供給された3入力論理回路からなることを特徴とする。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0016

【補正方法】変更

【補正内容】

【0016】この構成によれば、1水平走査期間における画像信号の書き込み期間が終了し、シフトレジスタに対して転送開始信号が入力されると、この転送開始信号に基づいて駆動信号が生成され、シフトレジスタの各出力段から出力されると共に、シフトレジスタの次段における入力信号として出力される。次段においても同様にして駆動信号が生成され、この段における駆動信号として出力されると共に、更に次段における入力信号として出力される。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】また本発明は、前記課題を解決するために、前記選択手段は、3入力NAND回路を各段に備えた手段であることを特徴とする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0021

【補正方法】変更

【補正内容】

【0021】この構成によれば、夫々の3入力NAND回路には、シフトレジスタの一の出力段の出力、及び当該一の出力段に隣接する一の出力段の出力、並びに外部から出力される制御信号線の出力の夫々が供給される。従って、各信号が正の極性で有効となった場合にのみ、負極性の出力が行われることになり、前記制御信号線を介して入力する制御信号により前記有効期間の調整を行うことができる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正内容】

【0022】また、本発明は、前記課題を解決するために、前記選択手段は、3入力OR回路を各段に備えた手段であることを特徴とする。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0023

【補正方法】変更

【補正内容】

【0023】この構成によれば、夫々の3入力OR回路には、シフトレジスタの一の出力段の出力、及び当該一の出力段に隣接する一の出力段の出力、並びに外部から出力される制御信号線からの出力の夫々が供給される。従って、各信号が負の極性で有効となった場合にのみ、負極性の出力が行われることになり、前記制御信号線を介して入力する制御信号により前記有効期間の調整を行うことができる。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

【0024】また本発明は、前記課題を解決するために、前記シフトレジスタは、信号の転送方向を前記外部から供給される方向制御信号に基づいて所定方向に制限する転送方向制御部を更に備えた双方向性シフトレジスタであることを特徴とする。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正内容】

【0025】この構成によれば、前記シフトレジスタに対して、信号の転送方向を決定するための方向制御信号が外部から供給されると、前記シフトレジスタにおいては、転送方向制御部により、当該方向制御信号に基づいて転送方向が所定方向に制限される。従って、前記選択手段に供給する出力信号を所望の方向に適切に転送し、ゴースト画像の無い反転表示を可能とする。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0026

【補正方法】変更

【補正内容】

【0026】また本発明は、前記課題を解決するために、前記サンプリング回路は、相展開して出力される画像信号の供給線に接続されており、前記選択手段は、前記サンプリング回路の複数段に対して一度に前記駆動信号を供給するように接続されていることを特徴とする。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0027

【補正方法】変更

【補正内容】

【0027】この構成によれば、前記画像信号は、外部

の制御手段により相展開して出力され、サンプリング回路に供給される。一方、サンプリング回路の駆動信号は、前記選択手段により、サンプリング回路の複数段に対して一度に供給される。従って、ドット周波数が速い場合でも、十分なサンプリング期間が確保されると共に、前記制御信号線を介して入力される制御信号により適切な有効期間の選択が行われ、ゴースト画像を生じさせない。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】変更

【補正内容】

【0028】また本発明は、前記課題を解決するために、前記一の出力段に隣接する出力段の出力信号は、前記一の出力段の出力信号より半周期遅れて出力され、前記共通の制御手段の信号は、前記出力段の半周期より短いパルス幅を持つ信号であることを特徴とする。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0029

【補正方法】変更

【補正内容】

【0029】また本発明は、前記課題を解決するために、前記電気光学装置の駆動回路と、電気信号により光学的特性を可逆的に変化させる電気光学部材を画素部に備えた画像表示手段とを備えたことを特徴とする。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0030

【補正方法】変更

【補正内容】

【0030】この構成によれば、前記電気光学装置の駆動回路と、電気信号により光学的特性を可逆的に変化させる電気光学部材を画素部に備えた画像表示手段とを備えているので、十分なサンプリング期間が確保されると共に、前記制御線を介して入力される制御信号により適切な有効期間の選択が行われ、ゴーストのない良好な画像が表示可能であって、且つ小型の電気光学装置が提供される。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】0031

【補正方法】変更

【補正内容】

【0031】本発明の電子機器は、前記課題を解決するために、前記電気光学装置を備えたことを特徴とする。この構成によれば、電子機器は、上述した本願発明の電気光学装置を備えており、十分なサンプリング期間が確保されると共に、前記制御信号線を介して入力される制御信号により適切な有効期間の選択が行われ、ゴーストのない良好な画像が表示可能な電気光学装置により、高品質の画像表示が行われる。また、電気光学装置の小型化が可能なので、電子機器の小型化を実現することができる。

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☒ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☒ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.